

摘要：

长鑫科技在4F² DRAM架构研发上取得关键进展，核心突破在于自研VSG垂直包围栅晶体管，有望提升存储密度、改善漏电问题。长鑫预计于今年年底推出融合4F²架构及混合键合等先进技术的新一代DDR5 RDIMM产品，进军技术门槛较高的服务器内存市场。

长鑫科技4F² DRAM架构研发取得关键进展。

第四届集成芯片和芯粒大会于10月9日至10日在上海举行，长鑫科技总裁曹堪宇在大会上发表演讲，全面介绍长鑫科技在DRAM器件、4F²架构及混合键合等方向的技术探索与积累，并官宣预计年底推出融合上述先进技术的新一代DDR5 RDIMM产品。

据曹堪宇介绍，长鑫自成立以来就启动4F²的研究和专利布局，公开专利族超300件，数量领先海内外厂商。长鑫在2021年发布4F²架构相关的论文，并在2023年、2025年的两篇论文中分享在该架构上的研发进展。



在演讲中，曹堪宇详细介绍了DRAM的技术发展演进，剖析了6F²和4F²架构的工艺挑战。他表示，长鑫的4F²架构，最核心的特色是在DRAM存储阵列晶体管上的创新，即自研的VSG（Vertical Surrounded Gate）晶体管。VSG晶体管采用垂直包围沟道结构，能实现更强栅控，解决漏电与短沟道效应痛点，同时竖立的晶体管也助力面积微缩，提升存储密度。

目前DRAM行业内主流的架构是6F²架构。6F²是衡量DRAM存储单元面积的一个核心指标。在DRAM芯片设计中，一个存储单元通常由一个晶体管（1T）和一个电容器（1C）组成。F（最小特征尺寸）代表晶圆制造工艺中光刻技术能实现的最小线宽或间距。4F²意味着每个单元仅占4倍最小特征尺寸的平方，因此单位面积内的晶体管数量会增多，实现存储密度的提升。

从6F²到4F²的跨越，本质上是晶体管沟道方向从水平布局向竖立布局的根本性变革。这意味着6F²时代的设计和工艺流程无法完全复用，需要整合新一套的工艺流程。据悉，研发过程中，长鑫科技对多项核心工艺流程展开深度技术探索与突破，全面优化涵盖字线金属化、位线成型以及结激活等关键工艺，以实现最优的性能与功耗比。

随着6F²架构的微缩难度越来越大，4F²架构再度成为业内积极探索的方向。最大的变化就在于将DRAM与CMOS的工艺解耦，再通过晶圆级混合键合的方式实现高速互联。这是DRAM技术

从二维缩放迈向三维集成的一个关键转折点。它破除了传统一体化制造中长期存在的工艺瓶颈，允许独立地优化逻辑性能和存储单元的密度与可靠性。

据悉，长鑫自2019年开始推进混合键合相关技术的自主研发，目前已公开的专利数量已经是全球前十水平。2025年长鑫在IEDM发表论文，介绍了多层水平单元堆叠DRAM架构研发成果。这是长鑫首次在12英寸晶圆平台上完成DRAM和CMOS晶圆级键合的实验验证。

记者获悉，DDR5 RDIMM作为服务器市场的主流配置，其应用环境对产品的性能指标、运行稳定性及兼容性提出了极高要求。长鑫将4F²架构的首代产品定为DDR5 RDIMM，将直面服务器内存领域极高的技术与工程壁垒。

本文来源：[上海证券报](#)

风险提示及免责条款

市场有风险，投资需谨慎。本文不构成个人投资建议，也未考虑到个别用户特殊的投资目标、财务状况或需要。用户应考虑本文中的任何意见、观点或结论是否符合其特定状况。据此投资，责任自负。

限时权益申领

* 体验资格每人限申领一次

扫码
免费领取

VIP会员·7天畅读卡 | 大师课·入门串讲



限免

226 收藏

分享到:

写评论

请发表您的评论

表情 图片

发布评论